• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，其藉由將微量鈀添加至銲料中，並將此銲料與銅銲墊接合，以達抑制柯肯達爾孔洞形成的效果。其中，銲料添加鈀後再與銅銲墊進行銲接，以形成銅銲墊/Cu3Sn/(Cu,Pd)6Sn5/銲料之銲點結構。在銅銲墊/Cu3Sn之間常見的柯肯達爾孔洞則可因鈀的添加而達抑制效果。藉此發明，毋須大幅地改變銲料原有之特性或銲接製程條件即可明顯提升銲點結構之機械可靠度。
    公开号:TW201323131A
    申请号:TW100146221
    申请日:2011-12-14
    公开日:2013-06-16
    发明作者:Cheng-En Ho
    申请人:Univ Yuan Ze；
    IPC主号:B23K1-00
    专利说明:
    抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法
    本發明是有關於一種提升銲點(solder joints)結構之機械可靠度的方法，且特別是一種有關於抑制柯肯達爾孔洞(Kirkendall voids)形成於銲料與銅銲墊之間的方法。
    銲接(soldering)係利用銲料(solder)將兩相對配置的金屬進行金屬化(metallization)銜接的一種加工。一般用於電子工業之銲料是以錫(Sn)為主體，再加上其它金屬元素，以組成二元或多元合金，例如錫鉛合金、錫鋅合金、錫鉍合金、錫銦合金、錫銻合金、錫銅合金、錫銀合金、錫銀銅合金、錫銀鉍合金等。常見的接合金屬主要為銅(Cu)。
    在銲接的過程中，銲料與銅銲墊(pad)經由液固反應(或一般稱之為銲接反應)以形成銲點。一般來說，當銅銲墊與銲料進行液固反應時，銅銲墊與銲料之間會產生Cu3Sn與Cu6Sn5兩種Cu-Sn介金屬化合物(intermetallic compounds，IMCs)。經研究發現，當銲點在日常使用中或加速老化之固態熱處理時，銅銲墊中的銅原子(或銅離子)是生長Cu3Sn介金屬相的主要擴散元素。Cu3Sn的過度生長容易造成銅銲墊與Cu3Sn層之間產生大量的柯肯達爾孔洞。這些柯肯達爾孔洞會大幅降低銅銲墊與Cu3Sn層界面之接合強度及銲點的導電性，因而嚴重影響銲點的機械及電氣可靠度。因此，有關如何抑制柯肯達爾孔洞的形成早已成為微電子製造中重要的課題。
    本發明提供一種抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，其用以提升銲點結構的機械可靠度。
    本發明提出一種抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，其藉由將鈀先行添加至銲料中，並使含鈀的銲料與銅銲墊接合形成銲點結構，以抑制柯肯達爾孔洞形成於銲料與銅銲墊之間。銲點結構依序由銅銲墊、Cu3Sn層、(Cu,Pd)6Sn5層與銲料所構成，且柯肯達爾孔洞主要形成於銅銲墊與Cu3Sn層之間。
    依照本發明實施例所述之抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，以銲料的總量計，上述之鈀的添加量例如介於0.1 wt.%至0.7 wt.%之間。
    依照本發明實施例所述之抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，上述之銲料的材料例如為錫、錫鉍合金、錫鉛合金、錫銅合金、錫銀合金、錫銀銅合金或上述材料之混合。
    依照本發明實施例所述之抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，上述之銅銲墊的材料例如為銅或銅鎳合金。
    依照本發明實施例所述之抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，上述之銅銲墊包括銅基材與表面處理(surface finish)層，且此表面處理層位於銅基材的表面上。
    依照本發明實施例所述之抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，上述之表面處理層包含有機保銲(organic solderability preservative，OSP)膜或其它可於銲接過程中被移除之金屬薄膜，例如鍍銀層、鍍錫層、鍍金層、鍍鈀層、鍍鎳層(薄鎳型)、鍍鉑層或上述膜層之混合。
    基於上述，在本發明中，先將微量的鈀添加至銲料中，再將銲料與銅銲墊接合，可因此減少銲點結構中銅銲墊與Cu3Sn層之間的柯肯達爾孔洞生長數量，進而提升銲點結構的機械可靠度。
    為了讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明。
    在目前的技術中，用來抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方式主要有兩種方式：一種方式是直接在銅銲墊上鍍上擴散阻絕層(diffusion barrier)，而另一種方式則是在銲料中添加不同的金屬元素。
    在第一種方式中，擴散阻絕層用以阻擋銅銲墊與銲料的直接接觸，因此可避免銲料與銅銲墊之間產生反應，故可避免銅銲墊與Cu3Sn層之間產生大量的柯肯達爾孔洞。擴散阻絕層的材料通常為鎳基金屬，例如鎳、鎳銅合金、鎳釩合金或鎳磷合金。然而，由於鎳基金屬可能會有氧化或銲錫性不佳等問題，因此往往必須在擴散阻絕層的表面再額外鍍上金、金/鈀或金/鈀(磷)等表面處理層，因而導致生產成本的提高。此外，在銅銲墊上鍍上鎳基金屬的缺點還包括：不適於細線路(例如線寬小於20 μm)的製作；由於鎳屬於磁性材料，因此容易產生磁干擾；鎳的阻抗較銅高；以鎳為材料的擴散阻絕層容易有殘餘應力；當鎳消耗完之後，可能會另外產生孔洞。
    在第二種方式中，直接在銲料中添加不同的金屬元素可改變Cu6Sn5與Cu3Sn的生長動力學，以間接減低柯肯達爾孔洞的產生數量。所添加的金屬元素例如為鐵、鈷、鎳、鋅、銅等。然而，鐵、鈷、鎳的添加會引發較厚的Cu6Sn5層。由於介金屬通常具有易脆的特性，因此過厚的Cu6Sn5層恐將不利於銲點結構的機械特性。另一方面，由於鋅極易氧化，因此銲料內若含鋅則會有銲點結構腐蝕的疑慮。再者，高濃度的銅雖可抑制Cu3Sn的生長，然而也可能導致銲料之液化溫度上升，造成銲接的困擾。此外，更可能造成大量的Cu6Sn5介金屬於固態銲料內出現。由於Cu6Sn5具有易脆之特性，因此過量之Cu6Sn5於銲點結構中出現將不利於銲點結構之機械特性。故提高銲料中的銅含量雖可達到減緩Cu3Sn生長之功效，但卻也因此種下不利於銲點結構的機械性質的副作用。
    本發明提出一種抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，此方法是在進行銲接前先將鈀添加至銲料中。銲料的材料例如為錫、錫鉍合金、錫鉛合金、錫銅合金、錫銀合金、錫銀銅合金或上述材料之混合。此外，以銲料的總量計，鈀的添加量例如介於0.1 wt.%至0.7 wt.%之間。之後，進行銲接，使上述含鈀的銲料與銅銲墊接合而形成銲點結構。銅銲墊的材料例如為銅或銅鎳合金，但本發明並不限於此。在其它實施例中，銅銲墊也可以包括銅基材以及位於其表面上的表面處理層。銅銲墊上常見的表面處理層包含有機保銲膜或其它可於銲接過程中被移除之金屬薄膜(例如鍍銀層、鍍錫層、鍍金層、鍍鈀層、鍍鎳層(薄鎳型)、鍍鉑層或上述膜層之混合)。上述的表面處理層主要用來防止銅銲墊在進行銲接前產生氧化，從而增進銲接或打線(wire-bonding)的可靠度。利用上述方式所形成的銲點結構為銅銲墊/Cu3Sn/(Cu,Pd)6Sn5/銲料。在固態熱處理時，形成於銅銲墊與Cu3Sn層之間的柯肯達爾孔洞數量將因此明顯減少。
    在本發明中，藉由添加微量的鈀(0.1 wt.%至0.7 wt.%)至銲料中可減少銅銲墊與Cu3Sn層之間的柯肯達爾孔洞數量，因此可以有效提高銲點結構的機械特性，進而提升銲點結構的可靠度。此外，本發明僅於銲料中添加微量的鈀(0.1 wt.%至0.7 wt.%)，並未大幅改變銲料原有的特性，因此毋需改變銲接製程條件，同時也不會大幅增加生產成本。
    以下將以實驗例對本發明進行說明。在本實驗例中，銲料合金係以錫銀銅銲料為主體。錫銀銅銲料的組成為96.5 wt.% Sn-3 wt.% Ag-0.5 wt.% Cu，簡稱Sn3Ag0.5Cu。接著，在上述銲料中分別添加0 wt.%(即未添加鈀)、0.1 wt.%、0.2 wt.%、0.3 wt.%、0.5 wt.%與0.7 wt.%的鈀，並製成直徑為760 μm大小之銲錫球。接著將不同組成之銲錫球沾上助銲劑(flux)，並分別植上開孔450 μm之銅銲墊。經過一次標準的迴銲(reflow)程序後，形成銅銲墊/Cu3Sn/(Cu,Pd)6Sn5/銲料之銲點結構。這些銲點結構接著於180℃下進行加速老化之固態熱處理(solid-state aging)，時間長達500小時。之後，將熱處理後的銲點結構進行橫截面切片以及拋光(polish)等金相處理程序(metallographic process)，再利用顯微鏡來觀察銲點結構。所觀察到的銲點結構如圖1所示。
    請參照圖1，當銲料中未添加鈀時，在老化熱處理500小時後，有兩層介金屬生長於銲料與銅銲墊之間。經鑑定得知，較靠近銲料端的介金屬為Cu6Sn5，而在Cu6Sn5下方則為Cu3Sn。在熱處理500小時後，Cu6Sn5層的平均厚度約為7 μm，而Cu3Sn層的平均厚度約為5 μm。值得注意的是，在Cu3Sn層與銅銲墊之間已產生一層非常緻密的柯肯達爾孔洞。此外，當銲料分別添加入0.1 wt.%、0.2 wt.%、0.3 wt.%、0.5 wt.%與0.7 wt.%時，Cu6Sn5層含有約2 at.%的鈀而形成(Cu,Pd)6Sn5。
    由圖1可以清楚看出，於銲料中添加鈀會顯著地抑制銅銲墊與Cu3Sn層之間的柯肯達爾孔洞的數量，且不會導致整體介金屬厚度的大幅增加。另外值得一提的是，上述的效果並不會隨著鈀的添加濃度改變而產生明顯差異。換句話說，只要於銲料中添加微量的鈀(0.1 wt.%)，即可達成大幅減少柯肯達爾孔洞的功效。
    上述各銲點結構之機械強度測試結果呈現於圖2。機械測試係以高速推球測試(high speed ball shear test)方式進行，推速固定為每秒兩公尺(2 m/s)。高速推球測試係根據JESD22-B117(JEDEC Solid State Technology Association;Edition: October 2006)相關規範進行。由圖2可得知，相較於未添加鈀的銲料，當銲料中加入0.1 wt.%、0.2 wt.%、0.3 wt.%、0.5 wt.%與0.7 wt.%時，所形成的銲點結構具有較高的剪力強度(shear strength)。這是由於Cu3Sn層與銅銲墊之間的柯肯達爾孔洞數量大幅銳減所致。上述推論可由圖3所示的破斷面結果來進一步得到印證。請參照圖3，當銲料中未添加鈀時，由於Cu3Sn層與銅銲墊之間形成大量的柯肯達爾孔洞，因此在機械強度測試後，破斷面便易產生於銅銲墊與Cu3Sn層之間。此外，當於銲料添加鈀時(在此以添加0.3 wt.%鈀作實例)，由於所形成的柯肯達爾孔洞數量已大幅減少，因此主要破斷面並未產生於銅銲墊與Cu3Sn層之間，而是發生於Cu-Sn IMCs之間。由此可知，形成於銅銲墊與Cu3Sn層間的柯肯達爾孔洞係導致銲點機械強度降低的主因。上述測試說明了銲料中添加微量的鈀確可有效減少銅銲墊與Cu3Sn層之間的柯肯達爾孔洞數量，進而明顯提升銲點結構之機械可靠度。
    綜上所述，本發明將微量的鈀添加至銲料中，再將銲料與銅銲墊接合，因此減少了銲點結構中銅銲墊與Cu3Sn層之間的柯肯達爾孔洞數量，進而增強銲點結構的機械強度，提高了銲點結構的機械可靠度。此外，本發明僅添加微量的鈀(0.1 wt.%至0.7 wt.%)於銲料中，並未大幅改變銲料原有的特性，因此毋需改變銲接製程條件，同時也不會大幅增加生產成本。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    圖1為利用光學顯微鏡(optical microscope,OM)所拍攝的銲點結構的橫截面圖。
    圖2為銲點結構中之鈀含量與剪力強度之關係圖。
    圖3為利用掃描式電子顯微鏡(scanning electron microscope,SEM)所拍攝之機械強度測試後的銲點結構破斷面俯視圖。
    权利要求:
    Claims (6)
    [1] 一種抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，藉由將鈀添加至一銲料中並使含鈀的該銲料與一銅銲墊接合而形成一銲點結構，以抑制一柯肯達爾孔洞形成於該銲料與該銅銲墊之間，該銲點結構依序由該銅銲墊、一Cu3Sn層、一(Cu,Pd)6Sn5層與該銲料所構成，且該柯肯達爾孔洞主要形成於該銅銲墊與該Cu3Sn層之間。
    [2] 如申請專利範圍第1項所述之抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，其中以該銲料的總量計，鈀的添加量介於0.1 wt.%至0.7 wt.%之間。
    [3] 如申請專利範圍第1項所述之抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，其中該銲料的材料包括錫、錫鉍合金、錫鉛合金、錫銅合金、錫銀合金、錫銀銅合金或上述材料之混合。
    [4] 如申請專利範圍第1項所述之抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，其中該銅銲墊的材料包括銅或銅鎳合金。
    [5] 如申請專利範圍第1項所述抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，其中該銅銲墊包括一銅基材與一表面處理層，且該表面處理層位於該銅基材的表面上。
    [6] 如申請專利範圍第5項所述抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法，其中該表面處理層包括有機保銲膜。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI464031B|2014-12-11|抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法
    JP5365749B2|2013-12-11|鉛フリーはんだボール
    US9607936B2|2017-03-28|Copper bump joint structures with improved crack resistance
    EP3062956B1|2019-09-11|Lead-free, silver-free solder alloys
    KR101285958B1|2013-07-12|땜납 합금 및 반도체 장치
    TWI381901B|2013-01-11|抑制錫-鎳介金屬於銲點中生成的方法
    TWI604062B|2017-11-01|Lead-free solder alloy
    KR20080088116A|2008-10-02|취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
    JP2017501879A|2017-01-19|亜鉛系鉛フリーはんだ組成物
    US10137536B2|2018-11-27|Sn-Cu-based lead-free solder alloy
    WO2014115858A1|2014-07-31|配線基板およびその製造方法
    JP4554713B2|2010-09-29|無鉛はんだ合金及び該はんだ合金を含む耐疲労性はんだ接合材並びに該接合材を使用した接合体
    JP4959539B2|2012-06-27|積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
    US9079272B2|2015-07-14|Solder joint with a multilayer intermetallic compound structure
    TWI272152B|2007-02-01|Doped alloys for electrical interconnects, methods of production and uses thereof
    JP4765099B2|2011-09-07|半導体装置およびその製造方法
    WO2013153595A1|2013-10-17|はんだ合金
    Shih et al.2014|Inhibition of gold embrittlement in micro-joints for three-dimensional integrated circuits
    JP2011005542A|2011-01-13|Ｉｎ含有鉛フリーはんだ合金及び当該はんだを用いたはんだ接合部
    CN109848606A|2019-06-07|一种高界面结合强度的Sn-Ag-Cu无铅焊料及其制备方法
    JP5724638B2|2015-05-27|Ｐｂフリーはんだ及びはんだ被覆導体並びにそれを用いた電気部品
    KR20140119693A|2014-10-10|배선 기판 및 배선 기판의 제조 방법
    JP2005286323A|2005-10-13|配線基板、半田部材付き配線基板及び配線基板の製造方法
    JP2012204476A|2012-10-22|配線基板およびその製造方法
    JP4745878B2|2011-08-10|はんだ皮膜及びそれを用いたはんだ付方法
    同族专利:
    公开号 | 公开日
    US20130153646A1|2013-06-20|
    TWI464031B|2014-12-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6259155B1|1999-04-12|2001-07-10|International Business Machines Corporation|Polymer enhanced column grid array|
    US6429388B1|2000-05-03|2002-08-06|International Business Machines Corporation|High density column grid array connections and method thereof|
    US7253088B2|2004-09-29|2007-08-07|Intel Corporation|Stress-relief layers and stress-compensation collars with low-temperature solders for board-level joints, and processes of making same|
    US7626274B2|2006-02-03|2009-12-01|Texas Instruments Incorporated|Semiconductor device with an improved solder joint|
    US20080242063A1|2007-03-30|2008-10-02|Mengzhi Pang|Solder composition doped with a barrier component and method of making same|
    JP2009231818A|2008-03-21|2009-10-08|Ibiden Co Ltd|多層プリント配線板及びその製造方法|
    TWI359714B|2008-11-25|2012-03-11|Univ Yuan Ze|Method for inhibiting the formation of palladium-n|US8482111B2|2010-07-19|2013-07-09|Tessera, Inc.|Stackable molded microelectronic packages|
    KR101128063B1|2011-05-03|2012-04-23|테세라, 인코포레이티드|캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리|
    US8404520B1|2011-10-17|2013-03-26|Invensas Corporation|Package-on-package assembly with wire bond vias|
    US8946757B2|2012-02-17|2015-02-03|Invensas Corporation|Heat spreading substrate with embedded interconnects|
    WO2013153595A1|2012-04-09|2013-10-17|千住金属工業株式会社|はんだ合金|
    US8835228B2|2012-05-22|2014-09-16|Invensas Corporation|Substrate-less stackable package with wire-bond interconnect|
    US9502390B2|2012-08-03|2016-11-22|Invensas Corporation|BVA interposer|
    US9167710B2|2013-08-07|2015-10-20|Invensas Corporation|Embedded packaging with preformed vias|
    US20150076714A1|2013-09-16|2015-03-19|Invensas Corporation|Microelectronic element with bond elements to encapsulation surface|
    US9583456B2|2013-11-22|2017-02-28|Invensas Corporation|Multiple bond via arrays of different wire heights on a same substrate|
    US9379074B2|2013-11-22|2016-06-28|Invensas Corporation|Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects|
    US9583411B2|2014-01-17|2017-02-28|Invensas Corporation|Fine pitch BVA using reconstituted wafer with area array accessible for testing|
    US10381326B2|2014-05-28|2019-08-13|Invensas Corporation|Structure and method for integrated circuits packaging with increased density|
    US9735084B2|2014-12-11|2017-08-15|Invensas Corporation|Bond via array for thermal conductivity|
    US9888579B2|2015-03-05|2018-02-06|Invensas Corporation|Pressing of wire bond wire tips to provide bent-over tips|
    US9502372B1|2015-04-30|2016-11-22|Invensas Corporation|Wafer-level packaging using wire bond wires in place of a redistribution layer|
    US9761554B2|2015-05-07|2017-09-12|Invensas Corporation|Ball bonding metal wire bond wires to metal pads|
    US9490222B1|2015-10-12|2016-11-08|Invensas Corporation|Wire bond wires for interference shielding|
    US10490528B2|2015-10-12|2019-11-26|Invensas Corporation|Embedded wire bond wires|
    US10332854B2|2015-10-23|2019-06-25|Invensas Corporation|Anchoring structure of fine pitch bva|
    US10181457B2|2015-10-26|2019-01-15|Invensas Corporation|Microelectronic package for wafer-level chip scale packaging with fan-out|
    US10043779B2|2015-11-17|2018-08-07|Invensas Corporation|Packaged microelectronic device for a package-on-package device|
    US9984992B2|2015-12-30|2018-05-29|Invensas Corporation|Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces|
    US9935075B2|2016-07-29|2018-04-03|Invensas Corporation|Wire bonding method and apparatus for electromagnetic interference shielding|
    US10299368B2|2016-12-21|2019-05-21|Invensas Corporation|Surface integrated waveguides and circuit structures therefor|
    JP6144440B1|2017-01-27|2017-06-07|有限会社 ナプラ|半導体封止用プリフォーム|
    JP6418349B1|2018-03-08|2018-11-07|千住金属工業株式会社|はんだ合金、はんだペースト、はんだボール、やに入りはんだおよびはんだ継手|
    US10388627B1|2018-07-23|2019-08-20|Mikro Mesa Technology Co., Ltd.|Micro-bonding structure and method of forming the same|
    US10347602B1|2018-07-23|2019-07-09|Mikro Mesa Technology Co., Ltd.|Micro-bonding structure|
    法律状态:
    2021-09-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    TW100146221A|TWI464031B|2011-12-14|2011-12-14|抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法|TW100146221A| TWI464031B|2011-12-14|2011-12-14|抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法|
    US13/442,865| US20130153646A1|2011-12-14|2012-04-10|Method for suppressing kirkendall voids formation at the interface between solder and copper pad|
    [返回顶部]